PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-316851

(43) Date of publication of application: 21.12.1989

(51)Int.CI.

G06F 13/00

G06F 15/16

(21)Application number: 63-147965

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

17.06.1988


(72)Inventor: IWASE HARUYOSHI

(54) CHANNEL CONTROL SYSTEM

(57) Abstract:

PURPOSE: To recognize the hang-up state of a channel device before being accessed by sending an interruption signal to a CPU which occupies the channel device and transferring error information to another CPU when the channel device detects an error.

CONSTITUTION: In case of requesting a processing to the channel device 9 by the CPU1, the CPU sets its own address on an interruption address register 25 in a control memory part 14. When the channel device 9 detects an unrecoverable error in performing a processing, a processor 13 stops the operations of a data transfer control part 15 and an input/output interface part 16, and sends the interruption signal to the CPU occupying the channel device, and simultaneously, sets the content of the interruption address register 25 on a buffer 4 in the CPU1. The CPU1 reads the interruption address of the buffer 4, and transfers the error information of the channel device 9 to another CPU5 allocated by using a common bus 11, and stores it in the internal register of an arithmetic execution part 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平1-316851

⑤Int. Cl. ⁴

識別配号

庁内築理番号

③公開 平成1年(1989)12月21日

G 06 F 13/00

3 0 1

J -7230-5B E -6745-5B

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称

チヤネル制御方式

②特 顧 昭63-147965

②出 願 昭63(1988)6月17日

@発明者 岩瀬 晴由 ® 人 株式会社東芝 東京都府中市東芝町 1 番地 株式会社東芝府中工場内

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 則近 憲佑 外1名

明 細 包

1. 発明の名称

チャネル制御方式

2. 特許請求の範囲

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

複数の演算処理装置(以下CPU)と複数のチャネル装置が、共通パスで接続されているシステムに

おいてチャネル装置内に制御レジスタを有するチャ ャネルの制御方式に関するものである。

(従来の技術)

そして、その処理が終了するとCPU に対して割込み信号を送り、動作の終了を知らせる。このようなチャネル装置においてチャネル装置自身が向復不能なエラー(自分自身でのエラー訂正が不能な状態)が発生すると処理を中断し、即停止状態と

特問平1-316851(2)

なる.

(発明が解決しようとする課題)

このようなチャネル装置を使用してマルチプロ セッサシステムを構成すると、チャネルをアクセ スしていたCPU は占有していたチャネル装置がエ ラーにより停止状態となったことがわかるが、他 のCPU はわからないため必要に応じ、そのチャネ ル装置のステータスレジスタの内容を参照しにゆ くといったことが起る。ところが停止状態にある ためアクセスできない、あるいは停止状態にある ことがわからないため共通バスを獲符しようと符 つなど無駄な処理と時間を費やすという問題があ る。 本苑明はマルチプロセッサシステムでのチ ャネル制御方式において、チャネル装置が回復不 能なエラーを検知することにより伊止状態となる 場合、チャネルを占打しているCPU を含む複数の[°] CPU に対して伊止状態であることを知らせること ができるチャネル制御方式を提供するにある。

(発明の構成)

(課題を解決するための手段)

説明する。

第1回は本発明によるチャネル制御方式を説明するためのブロック回である。第2回はチャネルを設り 内のコントロールメモリ部14の一部を表わしたものである。21はチャネル装置や、それに接続されている入出力装置の状態を表わすする作を行なわせるためのコマンドレジスタ、23は主のアドレスを表わすデータカウントレジスタ・25は本発明で追加したチャネル装置を占有するCPUの割込みアドレスを格納する割込みアドレスタである。

チャネル数四9はプログラムを内蔵するコントロールメモリ部14の内容にもとずきプロセッサ13が処理を実行する。CPU1がチャネル数四9に対して処理を依頼する場合、コントロールメモリ部14(主記憶上のアドレス空間に割付けられたアドレスを持っている。)のステータスレジスタ21の内容を参風する。アクセス可能な場合にはコントロ

本発明では上記の目的を選成するため共通バスで接換されている複数のCPUがチャネル設置を役ける場合、チャネル設置内のレジスタに対し、占有するCPUの割込みアドレスをセットする。 そしてチャネル装置自身をHALT状態(マイクロボ送日セッサがエラー処理を行い入出力データの転対し中断する状態)にして右有しているCPUに対しかの内容に従い他のCPUに対し前記チャネル設のの内容に従い他のCPUに対し方記をあれているCPUに対し

(作用)

これによりCPU がチャネル装置をアクセスする場合、そのチャネル装置がエラーを検知して停止状態となっている時にはアクセスしようとする前にそのチャネル装置が停止状態となっていることを認識することが可能となる。

エラー情報を転送しようとするものである。

(実施例)

以下、本発明を図面に示す一実施例を参照して

ールメモリ部14の割込みアドレスレジスタ25に対 し自己の割込みアドレスをセットする。

そして、チャネル装置 9 が正常に処理を終了すると 初込みアドレスレジスタ 25の内容をクリアし 共通バス11を開放して 初期の状態にもどす。

ところがチャネル装置 9 が処理中に回復不能なエラー(自分自身でのエラー訂正が不可能でプロセッサ13が健全な状像)を検知した場合、プロセッサ13はデータ 転送コントロール部15、入出力インタフェイス部16の動作を停止させ、共通パス11を使って占有していた CPU1 に対し 制込みの母子 ドレスレジスタ 25の内容(CPU1 がチャネル装置 時にあるアドレス)を CPU1 のパッファ4 内にある 別込みアドレスパッファに セットする・上記 割込み のアドレスパッファに セットする・上記 割込み 信号 ライン12を アクティブ な状 像にし、一時 御 共 通 パス11の 使用 権を 優 先 順 位 に 従って 割りあてる・

そしてCPU1はパッファ4の割込みアドレスを諒

特別平1-316851(3)

んで 対込み 処理ルーチンに入り 技通バス 11を使って割りあてた他の CPUS に対し前記チャネル 装置 9のエラー情報を転送する。 CPUS はこれらのエラー情報を読んで 液算変行部 6の内部レジスタ に格解する。 そしてその内部レジスタ に上記エラー 特報が終 納されている場合にはチャネル装置をアク を 級して から行う もの は CPU 1 が全ての CPU に対し前記チャネル 装置 9のエラー情報を 伝送し 終ると 共通バス 11を通常の 状態に 脚放する。

高、以上についてはCPU1が占有しているチャネル装置に対してエラーが発生した場合について述べたが、CPU5が占有しているチャネル装置にエラーが発生した場合にもCPU5はCPU1に対して同じ処理が行なわれる。又、実施例ではCPUを2台しか記載していないが2台以上であってもかまわない。
(発明の効果)

以上説明したように本発明によればCPU がチャ

ネル装置をアクセスしようとする前に、そのチャネル装置のエラー情報から停止状態であることがわかるため無駄な処理時間がなくなり効率のよいシステムを提供することができる。

4. 図面の簡単な説明

第1図は本発明によるチャネル制御方式の一実 施例を示すブロック図、第2図はチャネル装置の コントロールメモリの一部を示す構成図である。

1,5…沒算処理装置

2,6…演算実行部

3,7…ローカルバス

4,8…パッファ

9…チャネル装置

10…入出力制御装置

11…共通バス

12…パス関停信号ライン

13…マイクロプロセッサ 14…コントロールメモリ部

15…データ転送コントロール部


16…入出力インターフェイス部

21…ステータスレジスタ 22…コマンドレジスタ

23…データアドレスレジスタ

24…データカウントレジスタ

25…割込みアドレスレジスタ



ステ-タスレジスタ ~ 21 コマンド・レジスタ ~ 22 デ-タアドレスレジスタ ~ 23 デ-タカウント レジスタ ~ 24 割込みアドレスレジスタ ~ 25

1 🗵

第

第 2 図